MADRID 25 jun. (Portaltic/EP) -
A IBM apresentou uma nova arquitetura de transistor tridimensional que permite criar chips com tamanho inferior a 1 nanômetro, o que representa não apenas um avanço na redução de tamanho e densidade, mas também em desempenho e eficiência energética.
A tecnologia “nanosheet”, atualmente utilizada em muitos chips de 2 e 3 nanômetros, é a base da nova arquitetura “nanostack”, que utiliza transistores nanosheet e os empilha e escalona verticalmente por meio de uma ligação dielétrica simples.
Esse novo projeto tridimensional vem acompanhado de uma nova forma de gerenciar a corrente elétrica e de novos materiais para a porta que controla o fluxo de eletricidade. Em vez de envolver os transistores, como faz a “nanosheet”, na “nanostack” eles se conectam à corrente de maneira independente, tanto na parte frontal quanto na traseira.
Com isso, a IBM conseguiu um chip com menos de 1 nanômetro, mais precisamente de 0,7 nanômetro (ou 7 angstroms), que, com seu tamanho semelhante ao de uma unha, contém cerca de 100 milhões de transistores, conforme destacou a empresa. Isso representa praticamente o dobro da densidade do chip de 2 nanômetros apresentado pela IBM em 2021.
Esse avanço também representa um salto de 70% na eficiência energética e uma melhoria de 50% no desempenho em relação ao mesmo chip de 2 nanômetros.
A empresa prevê a aplicação dessa nova tecnologia de semicondutores em todos os tipos de chips, sejam GPUs, CPUs ou processadores, e espera-se que ela contribua para impulsionar desde dispositivos mais inteligentes até centros de dados mais eficientes.
A IBM ainda precisa aperfeiçoar essa nova arquitetura, mas seu plano de ação prevê o início da produção, no mínimo, nos próximos cinco anos, para impulsionar a adoção em massa dessa tecnologia.
Esta notícia foi traduzida por um tradutor automático